차세대 반도체 설계 기술인 비트 분리 가능한 곱셈기를 ASIC(주문형 반도체)으로 구현한 이번 연구는, 메모리 대역폭 및 전력 면에서 높은 효율성과 혁신적인 구조를 동시에 확보해 기존 기술의 한계를 뛰어넘었다는 점에서 큰 의의를 가진다. 본 연구결과물에 대하 국내 특허 1건을 확보함은 물론, 국제적으로 저명한 학회인 ‘IEEE COOLChips 2024’에 연구 내용을 발표하였으며 칩분야 우수저널인 IEEE Micro에 추천되어 기술적 우수성을 입증하였다. 이를 통해 세계 시장에서의 경쟁력을 높이고 첨단 반도체 산업 발전에 기여할 것으로 기대된다. 박대진 교수 연구팀은 연구실 대학원생들에게 연간 5회의 MPW(Multi-Project Wafer)를 제작기회를 활용하여 인공지능 SW-HW 가속칩을 System-on-chip으로 구현할 수 있는 전문가를 양성하는데 올인하고 있다.