| 제 목 | 박사과정 박승현 (지도교수 박대진) IEEE MICRO 논문 게재 | ||||
|---|---|---|---|---|---|
| 작성자 | 관리자 | 작성일 | 2025-09-08 | 조회수 | 304 |
| 첨부파일 | |||||
 경북대학교 전자전기공학부 박대진 교수 연구실 박승현 석박통합과정 학생(박사 1년차)의 연구가 세계적인 반도체 아키텍처 전문 저널인 IEEE MICRO Magazine에 게재되었다. 이번 논문은 “Exploiting Output Activation Sparsity Using Bit-Separable Multiplier in CNN Accelerator”라는 제목으로, 저전력 인공지능 반도체 가속기 분야에서 새로운 설계 패러다임을 제시했다. 이번 연구에서는 딥러닝 모델의 연산 병목으로 꼽히는 곱셈 연산에 착안하여, 비트 분리 가능한 곱셈기(Bit-Separable Multiplier, BSM)라는 새로운 구조를 제안했다. 기존 곱셈기가 모든 비트를 연산해야 하는 데 반해, BSM은 상위 비트만으로 연산 결과와 활성화 함수(ReLU 등)의 출력을 미리 예측하고 불필요한 하위 비트 연산을 과감히 생략한다. 이는 신경망에서 자주 발생하는 출력 활성화 희소성(Output Activation Sparsity)을 하드웨어 차원에서 활용한 혁신적인 방식으로, 결과적으로 메모리 접근과 불필요한 연산을 크게 줄일 수 있다. 실제로 130nm 공정을 사용해 제작한 CNN 가속기에서 제안된 BSM 구조를 검증한 결과, 곱셈기 단위에서는 면적이 53.6% 줄고 전력 소비가 53.2% 감소했으며, 연산 지연도 26% 개선되었다. 시스템 차원에서도 성능 향상은 뚜렷했다. 다양한 CNN 모델을 대상으로 한 실험에서 평균 25%의 추론 속도 향상과 불과 0.07% 수준의 정확도 손실만을 보여주었으며, 특히 MobileNet에서는 처리 속도가 26% 증가하고 전력 소모는 28% 줄어드는 효과를 입증했다. 이는 단순한 회로 최적화가 아니라, 신경망 데이터 특성을 직접 반영한 설계 덕분에 가능한 성과였다. 이 연구의 파급력은 단순히 성능 수치에 머물지 않는다. 기존의 많은 가속기 연구가 모델의 희소성 중 가중치 희소성이나 입력 희소성에 주목한 것과 달리, 본 논문은 출력 활성화 희소성을 회로 설계 단계에서 정밀하게 반영함으로써 새로운 연구 방향을 제시했다. 이는 학문적 기여를 넘어, 스마트폰, IoT 기기, 자율주행과 같은 엣지 인공지능 디바이스에서 배터리 제약 속에서도 고성능을 유지할 수 있는 실질적 해법으로 이어질 수 있다. 무엇보다 이번 연구는 고난도의 인공지능 시스템-온-칩 설계를 학내 연구실에서 전 과정 독자적으로 수행했다는 점에서 큰 의미가 있다. 곱셈기 회로 수준의 설계부터 CNN 가속기 제작, 소프트웨어 실행 환경 구축, FPGA와 ASIC 기반 검증까지 모두 연구실에서 완결적으로 이루어졌다는 사실은, 학문적 성과를 넘어 수십 년간의 산업계 연구 결과와 견줄 만한 성취라 할 수 있다. 이번 성과를 통해 경북대학교 박대진 교수 연구실은 저전력·고성능 인공지능 반도체 설계 분야에서 세계적 수준의 연구 역량을 다시 한번 입증했으며, 앞으로도 엣지 AI와 차세대 지능형 시스템의 발전을 견인할 핵심 기술로 주목받을 것으로 기대된다. 본 논문은 PIM 반도체 설계 연구센터, 지역 지능화 혁신 인재 양성 사업, 엣지용 자기지도학습 Flexible SW/HW 통합 솔루션 개발, 자율 군집 소프트웨어 연구 센터, BK21 과제들의 지원을 받아 수행되었다. |
|||||
| [좋아요 0 ] | |||||
댓글 ( 0 )
