[중계, VOD]



1. 제   목 :  DLL 지터 잡음 감소를 위한 circuit technique

2. 발표자 :  정 인 영 교수(경상대학교)

3. 일   시 :  2005년 12월 28일(수) 오후 2시

4. 장   소 :  경북대 공대 11호관 103호

5. 초청교수 : 이  종 호 교수

6. 강사약력
       1994. 2  서울대학교 전자공학과 학사
       1996. 2  서울대학교 전자공학과 석사
       2000. 8  서울대학교 전기공학부 박사
       2000. 9 ~ 2004.2  삼성전자 메모리사업부
       2004. 3 ~ 현재    경상대학교 전기전자공학부

7. 내용요약 :
    High performance delay-locked loop (DLL) is key to the high data rate chip-to-chip communication, suggesting the output jitter,due to power noise, bang-bang noise, temperature-voltage drift, etc, should be properly controlled. In this paper, high speed DRAM operation can be achieved by a dual loop DLL with various novel techniques; a new counting code with hysteretic bit-transitions can remove the large DAC glitches by preventing the binary bit-transitions in the locking states. A delay buffer, which is insensitive to the power supply fluctuations, is proposed. The voltage-temperature (VT) dependencies of the feedback path and the open clock path are balanced, minimizing the VT shift of the clock. As a result, the high-speed DRAM interface with the maximized setup/hold window can be accomplished.

8. 주최 : 반도체 공정교육 및 지원센터, BK21 정보기술인력양성사업단, 
          전자전기컴퓨터학부